SJ 50597.50-1997 半导体集成电路JT54F74型FTTL双上升沿D触发器详细规范
|
ID： |
B0C63313573D47BC9932E17F7B001E72 |
|
文件大小(MB)： |
0.76 |
|
页数： |
17 |
|
文件格式： |
|
|
日期： |
2024-7-28 |
|
购买： |
文本摘录（文本识别可能有误，但文件阅览显示及打印正常，pdf文件可进行文字搜索定位）：
SJ,中华人民共和国电子行业军用标准,FL 5962 SJ 50597/50-97,半导体集成电路,JT54F74型FTTL双上升沿D,触发器详细规范,Semiconductor integrated cicuits,Detail specification for type JT54F74 FTTL dual D,positive edge-triggered flip-flops,1997* 7发布1997-10-01 实施,中华人民共和国电子工业部批准,下载,中华人民共和国电子行业军用标准,半导体集成电路,JT54F74型FTTL双上升沿D,触发器详细规范,Semiconductor integrated circuits,Detail specification for type JT54F74 FTTL dual D,positive edge-triggered flip-flops,SJ 50597/50-97,1范围,1.I 主题内容,本规范规定了半导体集成电路JT54F74型FTTL双上升沿D触发器（以下简称器件）的,详细要求,1.2 适用范围,本规范适用于器件的研制、生产和采购,1.3 分类,本规范给出的器件按器件等级和封装形式分类,1.3.1 器件编号,器件编号应按GJB 597A《半导体集成电路总规范》3.6.2的规定,1.3.1.1 器件等级,器件等级应为GJB 597中3.4规定的B级和B1级,1.3.1.2封装形式,封装形式应按GB/T 7092《半导休集成电路外形尺寸》的规定,封装形式如下:,封装形式外形代号,D D14S3,F F14X2,H H14X2,J J14S3,C C20F3,1.4绝对最大额定值,中华人民共和国电子工业部1997-06-17发布1997-10-01 实施,—1 —,SJ 50597/50-97,绝对最大额定值如下:,项 目符 号,数值,单 位,最小最大,电源电压Vcc 0.5 7.0 V,输入电压匕1.2° 7.0 V,功 耗Pd 一88 mW,贮存温度Tstg 65 150 C,结 温T, 一175 t,引线耐焊接温度(10s) T, 一300 t,注;l)h = - 18mA,1.5推荐工作条件,推荐工作条件如下:,项 目符号,数值,单位,最小最大,电源电压Vcc 4.5 5.5 V,输入髙电平电压2.0 一V,输入低电平电压vn. — 0.8 V,脉冲宽度,时钟高电平4.0 —,ns,时钟低电平6.0 一,预置,4.0 一,清零,建立时间,D(H)TCP,'su,3.0 —,ns,D(L)-)CP 4.0 —,保持时间,D(H)T CP,2.0 一ns,D(L)-)CP,恢复时间,Sd-)CP,RdTCP,3.0 一ns,最高工作频率/max 一80 MHz,工作环境温度Ta ~ 55 125 V,2引用文件,GB 3431.1-82半导体集成电路文字符号电参数文字符号,GB 3431.2-86半导体集成电路文字符号引出端功能符号,GB 3439-82 半导全集成电路TTL电路测试方法的基本原理,GB 4728.12-85电气图用图形符号二进制逻辑单元,—2 —,SJ 50597/50-97,GB/T 7092-93半导体集成电路外形尺寸,GJB 548A-96微电子器件试验方法和程序,GJB 597A-96 半导体集成电路总规范,3要求,3.1 详细要求,各项要求应按GJB 597A和本规范的规定,3.2 设计、结构和外形尺寸,设计、结构和外形尺寸应符合GJB 597A和本规范的规定,3.2.1 逻辑符号、逻辑图和引出端排列,逻辑符号、逻辑图和引出端排列应符合图1的规定。引出端排列为俯视图。逻辑符号符,合GB 4728.12的规定,逻辑符号 逻辑图(1/2),150(4)ヽSD,1CP(3),ID (2),AしD,in,1RD(1).R,2§D(10)fx,2<',P(11),20 (12),2RD(13)z,引出端排列,—3,SJ 50597/50-97,D、F、H、J 型C型,VC-C,2R,2D,2CP,2SD,2Q,2Q,团为,ED,tffl,颂m,m,RD,1D,CP,如,1Q,1Q,ND,1,1,:,G,图1逻辑符号、逻辑图和引出端排列,3.2.2 功能表,功能表如下:,输入输出,Sd Rd CP D Q Q,L H X X H L,H L X X L H,L L X X HりH0,H H f H H L,H H f L L H,H H L X 002) Qo2),注:①H一高电平; L 低电平;,f——低到髙电平跳变;X—任意;,1)当ル和Rd都变为H时,输出状态不稳定,2)Qo——稳态输入条件建立前Q的电平,Qo——稳态输入条件建立前的Q的电平或〇〇的补码,3.2.3 电路图,承制方在鉴定前应将电路图提交给鉴定机构存档备査,3.2.4 封装形式,封装形式应符合本规范L3.1.2的规定,3.3 引线材料和镀涂,引线材料和镀涂应按GJB 597A的3.5.6的规定,3.4 电特性,电特性应符合本规范表1的规定,4,下载,SJ 50597/50-97,表1电特性,特 性符号,条 件,:若无其他规定,-5514)TaW 1251,规范值单,最小最大位,输出高电平电压VOH,Vcc = 4.5V, Vil = 0.8V,Vm = 2,0V, 10hニ ー 1 . OmA,2.5 一V,输出低电平电压VOH,Vcc = 4.5V, Vil = 0.8V,Vih=2.0V, IoH = 20mA,—— ……
……